Processeurs de signaux et logique programmable

Public Concerné

Avoir un niveau bac + 2, posséder des connaissances en électronique numérique combinatoire et séquentielle, en traitement de signal, en assembleur sur microprocesseur et avoir déjà utilisé un langage évolué tel que Basic, Fortran, C, Pascal...

L'avis des auditeurs

Les dernières réponses à l'enquête d'appréciation pour cet enseignement :

Présence et réussite aux examens

Pour l'année universitaire 2023-2024 :

  • Nombre d'inscrits : 18
  • Taux de présence à l'évaluation : 83%
  • Taux de réussite parmi les présents : 80%

Objectifs pédagogiques

  • Compléter sa formation en électronique numérique.
  • Programmer un processeur de signal (DSP) en C et en assembleur, pour réaliser des traitements en temps réel. 
  • Connaître les outils et les techniques de programmation de différents composants logiques programmables, principalement les FPGA, ainsi que les bases du langage VHDL.

Contenu de la formation

ELE119 est composée aux 2/3 de travaux pratiques.
Processeur des signaux (DSP)
  • Architecture des DSP, différences par rapport aux microprocesseurs
  • Chaîne d'acquisition et de traitement du signal,
  • Programmation en virgule fixe, notions d'optimisation et de profiling
  • Le DSP Texas TMS320C6713 : architecture, carte de développement, outil de développement (Code Composer)
  • Mise en oeuvre de filtrages numériques, synthèse directe de fréquence, modulation et démodulation en prenant en compte les contraintes temps réels.
  • Découverte et utilisation de Code Composer.
Logique programmable
  • Les familles de circuits logiques programmables (PROM, PAL, EPLD, FPGA).
  • La technologie propre à chaque famille.
  • Les performances et les domaines d'utilisation.
  • Les outils de travail :
  • Saisie de schéma
  • Synthèse logique et langage VHDL
  • Simulation fonctionnelle et dynamique
  • Implémentation du circuit et test
  • Usage des outils XILINX.

Description des modalités de validation

ELE119 est composée aux 2/3 de travaux pratiques. Les 4 séances de regroupement obligatoires servent à valider sur maquette FPGA/DSP les TP réalisés en simulation à la maison. 
Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.

En alternance ou en formation continue en journée :

Merci de consulter directement le secrétariat pédagogique de votre formation pour obtenir le planning.

En formation « à la carte Hors Temps de Travail », en présentiel, à distance ou hybride :

Voir les dates, les lieux d'enseignement et les modalités d'inscription sur les sites internet des centres régionaux qui proposent cette formation.

  • Liban
    • Liban
      • 2026-2027 1er semestre: Formation en présentiel soir ou samedi
      • 2027-2028 1er semestre: Formation en présentiel soir ou samedi
  • Paris
    • Centre Cnam Paris
      • 2026-2027 2nd semestre: Formation hybride soir ou samedi
      • 2027-2028 2nd semestre: Formation hybride soir ou samedi
Code : ELE119
6
crédits