Processeurs de signaux et logique programmable
Public Concerné
Avoir un niveau bac + 2, posséder des connaissances en électronique numérique combinatoire et séquentielle, en traitement de signal, en assembleur sur microprocesseur et avoir déjà utilisé un langage évolué tel que Basic, Fortran, C, Pascal...
Présence et réussite aux examens
Pour l'année universitaire 2021-2022 :
- Nombre d'inscrits : 27
- Taux de présence à l'évaluation : 74%
- Taux de réussite à l'évaluation : 75%
Objectifs pédagogiques
- Compléter sa formation en électronique numérique.
- Programmer un processeur de signal (DSP) en C et en assembleur, pour réaliser des traitements en temps réel.
- Connaître les outils et les techniques de programmation de différents composants logiques programmables, principalement les FPGA, ainsi que les bases du langage VHDL.
Contenu de la formation
ELE119 est composée aux 2/3 de travaux pratiques.
Processeur des signaux (DSP)
Processeur des signaux (DSP)
- Architecture des DSP, différences par rapport aux microprocesseurs
- Chaîne d'acquisition et de traitement du signal,
- Programmation en virgule fixe, notions d'optimisation et de profiling
- Le DSP Texas TMS320C6713 : architecture, carte de développement, outil de développement (Code Composer)
- Mise en oeuvre de filtrages numériques, synthèse directe de fréquence, modulation et démodulation en prenant en compte les contraintes temps réels.
- Découverte et utilisation de Code Composer.
- Les familles de circuits logiques programmables (PROM, PAL, EPLD, FPGA).
- La technologie propre à chaque famille.
- Les performances et les domaines d'utilisation.
- Les outils de travail :
- Saisie de schéma
- Synthèse logique et langage VHDL
- Simulation fonctionnelle et dynamique
- Implémentation du circuit et test
- Usage des outils XILINX.
Description des modalités de validation
ELE119 est composée aux 2/3 de travaux pratiques. Les 4 séances de regroupement obligatoires servent à valider sur maquette FPGA/DSP les TP réalisés en simulation à la maison.
Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.
Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.
Prévisions d'ouverture
| Groupe | Semestre | Modalité | État d'ouverture | Date du premier cours | Lieux | ||
|---|---|---|---|---|---|---|---|
| ELE119 | Processeurs de signaux et logique programmable | 6 | Cours de Jour | - | - | - | - |
Voir les dates et horaires, les lieux d'enseignement et les modes d'inscription sur les sites internet des centres régionaux qui proposent cette formation
- Paris
- Centre Cnam Paris
- 2024-2025 2nd semestre: Formation Hybride soir ou samedi
- 2025-2026 2nd semestre: Formation Hybride soir ou samedi
- 2026-2027 2nd semestre: Formation Hybride soir ou samedi
- Centre Cnam Paris
